

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER : 11251600
PUBLICATION DATE : 17-09-99


APPLICATION DATE : 05-03-98
APPLICATION NUMBER : 10071311

APPLICANT : SEMICONDUCTOR ENERGY LAB CO
LTD;

INVENTOR : FUKUNAGA KENJI;

INT.CL. : H01L 29/786 G02F 1/136 H01L 21/336

TITLE : SEMICONDUCTOR DEVICE AND ITS
MANUFACTURING METHOD



ABSTRACT : PROBLEM TO BE SOLVED: To have a driver circuit capable of high-speed operations.

SOLUTION: In an active matrix type liquid crystal display device, as an active layer of TFT(thin-film transistor) constituting a pixel matrix circuit 101, importance is attached to low off-current characteristics, and a polysilicon film is used. On the other hand, as an active layer of TFT constituting driver circuit 102, 102 or a signal processing circuit 104, importance is attached to high-speed operation characteristics and a polysilicon germanium film is used.

COPYRIGHT: (C)1999,JPO

THIS PAGE BLANK (USPTO)

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-251600

(43) 公開日 平成11年(1999) 9月17日

(51) Int.Cl.⁶

識別記号

F I

H 0 1 L 29/786

H 0 1 L 29/78

6 1 2 B

G 0 2 F 1/136

5 0 0

G 0 2 F 1/136

5 0 0

H 0 1 L 21/336

H 0 1 L 29/78

6 1 8 B

6 2 7 G

審査請求 未請求 請求項の数12 F D (全 12 頁)

(21) 出願番号

特願平10-71311

(22) 出願日

平成10年(1998) 3月5日

(71) 出願人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72) 発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72) 発明者 福永 健司

神奈川県厚木市長谷398番地 株式会社半


導体エネルギー研究所内

(54) 【発明の名称】 半導体装置およびその作製方法

(57) 【要約】

【課題】 高速動作の可能なドライバー回路を有する半導体装置およびその作製方法を提供する。

【解決手段】 アクティブマトリクス型液晶表示装置において、画素マトリクス回路101を構成するTFTの活性層としては、低オフ電流特性を重視してポリシリコン膜を用いる。他方、ドライバー回路102、103や信号処理回路104を構成するTFTの活性層としては、高速動作特性を重視してポリシリコンゲルマニウム膜を用いる。



【特許請求の範囲】

【請求項1】シリコンゲルマニウム ($\text{Si}_{1-x}\text{Ge}_x$: ただし $0 < x < 1$) からなる活性層を含むTFTとシリコン (Si) からなる活性層を含むTFTとを同一基板上に有することを特徴とする半導体装置。

【請求項2】シリコンゲルマニウム ($\text{Si}_{1-x}\text{Ge}_x$: ただし $0 < x < 1$) からなる活性層を含むTFTとシリコン (Si) からなる活性層を含むTFTとを同一基板上に有し、前記シリコンゲルマニウムからなる活性層を含むTFTはCMOS回路を構成していることを特徴とする半導体装置。

【請求項3】シリコンゲルマニウム ($\text{Si}_{1-x}\text{Ge}_x$: ただし $0 < x < 1$) からなる活性層を含むTFTとシリコン (Si) からなる活性層を含むTFTとを同一基板上に有し、前記シリコンゲルマニウムからなる活性層を含むTFTでドライバ回路が構成され、前記シリコンからなる活性層を含むTFTで画素マトリクス回路が構成されていることを特徴とする半導体装置。

【請求項4】請求項1乃至請求項3において、前記シリコンゲルマニウムはポリシリコンゲルマニウムであり、前記シリコンはポリシリコンであることを特徴とする半導体装置。

【請求項5】請求項1乃至請求項3において、前記シリコンゲルマニウムはポリシリコンゲルマニウムであり、前記シリコンはアモルファスシリコンであることを特徴とする半導体装置。

【請求項6】請求項1乃至請求項3において、前記シリコンゲルマニウムからなる活性層中にはニッケルが $1 \times 10^{15} \sim 5 \times 10^{19} \text{ atoms/cm}^3$ の濃度で存在していることを特徴とする半導体装置。

【請求項7】絶縁表面を有する基板上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜の一部にゲルマニウムを添加する工程と、
前記アモルファスシリコン膜の表面に当該アモルファスシリコン膜の結晶化を助長する触媒元素を添加または保持する工程と、
加熱処理により前記アモルファスシリコン膜を結晶化する工程と、
を有することを特徴とする半導体装置の作製方法。

【請求項8】絶縁表面を有する基板上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜の一部にゲルマニウム膜を形成する工程と、
前記アモルファスシリコン膜の表面に当該アモルファスシリコン膜の結晶化を助長する触媒元素を添加または保持する工程と、
加熱処理により前記アモルファスシリコン膜を結晶化する工程と、
を有することを特徴とする半導体装置の作製方法。

【請求項9】請求項7または請求項8において、前記触媒元素とはニッケル、コバルト、鉄、銅、パラジウム、白金、金、インジウムから選ばれた一種または複数種の元素であることを特徴とする半導体装置の作製方法。

【請求項10】請求項7または請求項8において、前記加熱処理は $550 \sim 650^\circ\text{C}$ の温度範囲で行われることを特徴とする半導体装置の作製方法。

【請求項11】絶縁表面を有する基板上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜の一部に絶縁膜を形成する工程と、
前記アモルファスシリコン膜及び前記絶縁膜を覆ってゲルマニウム膜を形成する工程と、
加熱処理により前記アモルファスシリコン膜のうち、少なくとも前記ゲルマニウム膜と接した部分を結晶化する工程と、
を有することを特徴とする半導体装置の作製方法。

【請求項12】請求項11において、前記加熱処理は $500 \sim 550^\circ\text{C}$ の温度範囲で行われることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

【0001】

【発明が属する技術分野】本願発明は映像表示部または光電変換部として機能するマトリクス回路並びにそのマトリクス回路を駆動するドライバ回路（駆動回路）を同一基板上に一体形成したアクティブマトリクス型の半導体装置に関する。

【0002】

【従来の技術】近年、ガラス基板上に複数の薄膜トランジスタ（以下、TFTと略記する）を形成して回路を構成した半導体装置が注目されている。その様な半導体装置としては、液晶表示装置、EL（エレクトロルミネッセンス）表示装置などの映像表示装置が挙げられる。

【0003】特に、画素マトリクス回路とドライバ回路とを同一基板上に一体形成したアクティブマトリクス型表示装置は、それまでのパッシブ型表示装置に較べて高精細な映像表示が可能であるため、ブラウン管に替わる次世代ディスプレイとしての地位を固めつつある。

【0004】この様なアクティブマトリクス型表示装置の実現にはポリシリコン（多結晶珪素又は微結晶珪素）と呼ばれる半導体の存在が大きく貢献している。それまでパッシブ型表示装置ではアモルファスシリコン（非晶珪素）をTFTの活性層として利用していたが、ドライバ回路を構成するにはTFTの動作速度が遅すぎるという問題があった。

【0005】一方、ポリシリコンを活性層として利用したTFTはアモルファスシリコンを用いたTFTと較べて数百～数千倍の電界効果移動度（モビリティ）を実現しうるため、マトリクス回路と同一の基板上に高性能なドライバ回路を形成することが可能となった。

【0006】この様にポリシリコンという材料を得てアクティブマトリクス型表示装置の実現が可能となり、現在では映像表示用モニタとしてビデオカメラやノートパソコン等の電子機器に組み込まれるまでに市場は成長している。

【0007】しかしながら、アクティブマトリクス型表示装置が一般家庭で使用される様になるとより高精細な映像表示の需要が高くなり、さらに高性能なアクティブマトリクス型表示装置を実現するための工夫が要求されている。そのための手段として、ドライバー回路の駆動能力の向上が非常に重要な課題となっている。

【0008】基本的に画素となるマトリクス回路を構成するTFTはオフ電流（TFTがオフ状態にある時のドレイン電流）を小さくすることが重要であり、モビリティはさほど要求されない。ところが、ドライバー回路を構成するTFTはより多くの情報信号を処理するために非常に高いモビリティが要求される。

【0009】例えば、デジタル放送用のビデオ信号は数十MHz（例えば80MHz）といった様に高い周波数で送られてくるため、回路の方で信号分割などをしてシフトレジスタ回路は10～20MHzで駆動する必要がある。この様な高周波駆動を行うためには、TFTのモビリティは少なくとも $200\text{cm}^2/\text{Vs}$ 以上でなければならない。

【0010】そういった要求からTFTのモビリティを向上させるための様々な工夫がなされているが、その一つに活性層としてシリコンゲルマニウム（ $\text{Si}_{1-x}\text{Ge}_x$ ：ただし $0 < x < 1$ ）を用いる技術が報告されている。

【0011】シリコンゲルマニウムはシリコンに較べてエネルギーバンドギャップが狭いため、キャリア密度の高いチャネル形成領域を形成することが可能であり、その結果として活性層としてシリコンを用いた場合に較べて高いモビリティを得ることができるという利点を有する。

【0012】しかしながら、キャリア密度が高い分、シリコンを使ったTFTに較べてオフ電流が高くなってしまいうという問題がある。そのため、前述の画素マトリクス回路を形成するには不適格であり、アクティブマトリクス型表示装置への応用を遅らせる要因となっていた。

【0013】

【発明が解決しようとする課題】本願発明は上記問題点を鑑みてなされたものであり、高速動作の可能なドライバー回路を有する半導体装置の作製方法およびその様な作製方法を用いた半導体装置を提供することを課題とする。

【0014】

【課題を解決するための手段】本願発明では、回路が要求する性能に応じて適切な半導体材料を選択してTFTの活性層を形成する点に特徴がある。即ち、具体的には

シリコンゲルマニウム（ $\text{Si}_{1-x}\text{Ge}_x$ ：ただし $0 < x < 1$ ）からなる活性層を含むTFTとシリコン（Si）からなる活性層を含むTFTとを同一基板上に有する。

【0015】シリコンゲルマニウムは多結晶であることが高速動作を行わせるために望ましいが、場合によっては非晶質であっても良い。また、シリコンも同様に多結晶であっても非晶質であっても良い。

【0016】本願発明の最も基本となる思想は、例えばアクティブマトリクス型液晶表示装置のドライバー回路や信号処理回路などの様に数十MHzでの駆動が要求される回路のTFTには高いモビリティを実現しうるシリコンゲルマニウムを用いる点にある。さらに、低オフ電流特性を要求する画素マトリクス回路などにはシリコンを用いた方が効果的である。

【0017】以上の様に、同一基板上においてTFTの活性層となる半導体材料を使い分けることが本願発明の特徴であり、そうすることで半導体装置のさらなる高性能化を図るものである。

【0018】

【発明の実施の形態】本願発明の実施の形態について、図1を用いて説明する。図1に示すのはアクティブマトリクス型表示装置の概略の構成図であり、100は基板、101は画素マトリクス回路、102はゲイトドライバー回路、103はソースドライバー回路、104は信号処理回路（信号分割回路など）である。

【0019】本願発明では、画素マトリクス回路101を構成するTFT群の活性層をポリシリコン膜で形成する。そして、それ以外のゲイトドライバー回路102、ソースドライバー回路103、信号処理回路104は高速動作を行わせるためにTFT群の活性層として多結晶のシリコンゲルマニウム膜（以下、ポリシリコンゲルマニウム膜と呼ぶ）を用いる。

【0020】即ち、図1において105で示される領域はポリシリコン膜を活性層とするTFT群で構成される。また、106で示される領域（斜線で示される領域）はポリシリコンゲルマニウム膜を活性層とするTFT群で構成される。

【0021】この様に、高速動作特性を必要とする回路を形成する部分には選択的にゲルマニウムを添加してポリシリコンゲルマニウム膜を形成し、低オフ電流特性を必要とする回路を形成する部分にはポリシリコン膜を用いるという構成が本願発明の最も重要な構成要件である。

【0022】以上の構成からなる本願発明について、以下に記載する実施例でもってさらに詳細な説明を行うこととする。

【0023】

【実施例】〔実施例1〕本実施例は、絶縁表面を有する基板上に画素マトリクス回路とドライバー回路（基本ユニットとしてCMOS回路を例示する）とを有するアク

ティブマトリクス型表示装置を作製する例を示す。特に本実施例ではTFTを形成する側の基板（アクティブマトリクス基板と呼ぶ）を作製する工程について図2を用いて説明する。

【0024】まず、ガラス基板201を用意し、その上に酸化シリコン膜でなる下地膜202を形成する。その上にプラズマCVD法によりアモルファスシリコン膜203を30nmの厚さに形成する。

【0025】そして、アモルファスシリコン膜203の上にパターンニングによりレジストマスク204を設ける。このレジストマスク204は後に画素マトリクス回路を構成するTFT群が形成される領域を隠す様に形成される。即ち、後にドライバ回路や信号処理回路など、高駆動特性を必要とする回路が形成される領域のみが露出した状態とする。（図2（A））

【0026】レジストマスク204を設けたら、イオンインプランテーション法、プラズマドーピング法、レーザードーピング法などのイオン打ち込み技術を用いてゲルマニウムを添加する。（図2（B））

【0027】この時、添加条件は実施者が適宜決定すれば良いが、 $\text{Si}_{1-x}\text{Ge}_x$ （ $0 < x < 1$ ）という組成を満たす様にゲルマニウムを添加する必要がある。本実施例ではアモルファスシリコン膜203中に $1 \times 10^{14} \sim 5 \times 10^{19} \text{ atoms/cm}^3$ の濃度で添加される様なイオン添加条件を採用する。

【0028】ゲルマニウムを添加された領域（ゲルマニウム添加領域）205は添加時の衝撃によってアモルファス化され、添加されたゲルマニウムによってアモルファス状態のシリコンゲルマニウム領域となる。

【0029】また、ゲルマニウムはアモルファスシリコンの結晶化を助長する触媒半導体材料であるため、後の結晶化工程において結晶化に必要なエネルギー的な障壁の低減に大きく寄与する。

【0030】次に、レジストマスク204を除去した後、特開平7-130652号公報記載の技術を用いてニッケル含有層206を形成する。同公報ではシリコンの結晶化を助長する触媒元素としてニッケル以外にも、コバルト、鉄、銅、パラジウム、白金、金、インジウムから選ばれた一種または複数種の元素を用いている。なお、ニッケルの様な金属を本明細書中では触媒金属材料と呼ぶ。

【0031】同公報にはアモルファスシリコン膜上の全面にニッケルを添加する手段（実施例1）と選択的に添加する手段（実施例2）が開示されているが、本実施例を実施するにあたってどちらを採用しても構わない。また、ニッケルだけでなく、同公報に記載された他の触媒元素を用いても良い。（図2（C））

【0032】本実施例ではアモルファスシリコン膜及びアモルファスシリコンゲルマニウム膜上の全面にニッケル含有層206を形成し、その後、水素出しを行ってか

らファーンズアニールによる結晶化工程を行う。（図2（D））

【0033】本実施例では結晶化工程として600℃8hrの熱処理を行う。この加熱処理によってシリコン膜は完全に結晶化し、ポリシリコンゲルマニウム領域207とポリシリコン領域208とが形成される。勿論、結晶化条件は本実施例の条件に限定されるものではない。また、熱処理はランプアニールやレーザーアニールを用いて行うことも可能である。

【0034】なお、この結晶化工程では前述の触媒半導体材料（ゲルマニウム）と触媒金属材料（ニッケル）が同時にアモルファスシリコン膜の結晶化を助長している。即ち、本実施例の構成では触媒半導体材料と触媒金属材料との複合化による結晶化が行われているとも言える。

【0035】そして、形成されたポリシリコンゲルマニウム領域207及びポリシリコン領域208をパターンニングして活性層209、210を形成する。この時、ポリシリコンゲルマニウム領域207で形成された活性層209は、後にドライバ回路や信号処理回路を構成するTFT群の活性層となる。また、ポリシリコン領域208で形成された活性層210は、後に画素マトリクス回路となるTFT群の活性層となる。（図2（E））

【0036】次に、特開平7-135318号公報に記載された技術を用いてソース/ドレイン領域および低濃度不純物領域（以下、LDD領域と呼ぶ）を形成する。そのプロセスについて簡単に説明する。

【0037】まず、2wt%のスカンジウムを含有させたアルミニウム膜を用いて、後にゲイト電極となる島状パターンを形成する。なお、島状パターンは全てシングルゲイト構造にしてあるが、必要に応じてダブルゲイト、トリプルゲイトといったマルチゲイト構造にすることもできる。

【0038】次に島状パターンを陽極酸化して島状パターンの側壁に多孔質状の陽極酸化膜を形成する。そして、溶液を変えてさらなる陽極酸化を行い、島状パターンの周囲に緻密な陽極酸化膜を形成する。

【0039】この様にして多孔質状の陽極酸化膜と緻密な陽極酸化膜を形成したら、ドライエッチング法を用いてゲイト絶縁膜をエッチングする。ゲイト絶縁膜のエッチングが終了したら多孔質状の陽極酸化膜を除去して図3（A）の状態を得る。

【0040】図3（A）において、211～213は酸化シリコン膜でなるゲイト絶縁膜、214～216はスカンジウムを含むアルミニウム膜でなるゲイト電極、217～219はゲイト電極を保護する緻密な陽極酸化膜である。

【0041】図3（A）の状態を得たら、後にPチャネル型TFTとなる領域をレジストマスク220で隠し、n型を付与する不純物イオン（リンまたは砒素）を添加

する。この工程は加速電圧を使い分けて2度行うが、詳細な条件は前述の特開平7-135318号公報を参照すると良い。

【0042】この工程によりドライバー回路を構成するNチャネル型TFTのドレイン領域221、ソース領域222、LDD領域223、チャネル形成領域224が形成される。また、画素マトリクス回路を構成するNチャネル型TFTのソース領域225、ドレイン領域226、LDD領域227、チャネル形成領域228が形成される。(図3(B))

【0043】次に、レジストマスク220を除去して、今度はNチャネル型TFTとなる領域を隠す様にしてレジストマスク229を形成する。そして、加速電圧を2度に分けてp型を付与する不純物イオン(ボロン)を添加する。

【0044】この工程によりドライバー回路を構成するPチャネル型TFTのソース領域230、ドレイン領域231、LDD領域232、チャネル形成領域233が形成される。(図3(C))

【0045】こうして不純物イオンの添加工程によってソース/ドレイン領域を形成したら、フェーネスアニール、ランプアニール、レーザーアニールのいずれかの手段を用いて添加した不純物イオンの活性化を行う。

【0046】次に、第1の層間絶縁膜234を形成し、コンタクトホールを開けてソース電極235~237、ドレイン電極238、239を形成する。なお、第1の層間絶縁膜234は酸化シリコン、窒化シリコン、酸化窒化シリコン、樹脂膜から選ばれた材料を用いれば良い。

【0047】ここまで終了した時点でドライバー回路となるTFT群は完成する。この先の工程は画素マトリクス回路となるTFT群の作製工程となる。

【0048】第2の層間絶縁膜まで形成したら、ソース/ドレイン電極の形成後に第2の層間絶縁膜240を形成して、その上にチタン膜でなるブラックマスク241を形成する。なお、ブラックマスク241を形成する前に、ドレイン電極239上の第2の層間絶縁膜の一部を除去しておくことで、ブラックマスク/第2の層間絶縁膜/ドレイン電極の構成からなる補助容量を形成することも可能である。

【0049】次に、ブラックマスク241上に第3の層間絶縁膜242を形成して、コンタクトホールを形成し、その上に透明導電膜(代表的にはITO)でなる画素電極243を形成する。

【0050】こうして図3(D)に示す様な構造のTFT群からなるドライバー回路、画素マトリクス回路を一体形成したアクティブマトリクス基板が完成する。勿論、ドライバー回路を構成するCMOS回路は他の信号処理回路を構成することも可能である。即ち、ポリシリコンゲルマニウム領域を用いてドライバー回路と信号処

理回路とを形成することができる。

【0051】以上の様にして形成されたアクティブマトリクス基板を、公知のセル組み工程によって対向基板と貼り合わせ、その間に液晶層を挟持すれば図4に示す様なアクティブマトリクス型の液晶表示装置を作製することができる。

【0052】なお、図4において401はガラス基板、402が酸化シリコン膜でなる下地膜、403は画素マトリクス回路、404はソースドライバー回路、405はゲイトドライバー回路、406は信号処理回路である。

【0053】ここで画素マトリクス回路403は図3(D)右側の様な構造のTFTで構成され、ドライバー回路404、405や信号処理回路406は図3(D)左側の様な構造のCMOS回路で構成される。

【0054】また、407は対向基板であり、上述の様な構成でなるアクティブマトリクス基板との間に液晶層(図示せず)を挟持している。また、408は外部信号との電気的接続を行うための端子部であり、FPC(フレキシブルプリントサーキット)と呼ばれる。これは対向基板の一端面を切断して露出させた配線群に対して接続される。

【0055】こうして作製されたアクティブマトリクス型液晶表示装置はドライバー回路や信号処理回路を構成するTFT群の活性層として高いモビリティを実現しうるポリシリコンゲルマニウム膜を採用しているため、非常に高速動作に適した回路を実現することができる。また、画素マトリクス回路は高速動作特性に関してはポリシリコンゲルマニウム膜を用いたTFTに劣るものの、低オフ電流特性に優れたTFTでマトリクス回路を組むことが可能である。

【0056】また、本願発明の構成は本実施例に示したTFT構造に限定される必要は全くなく、公知のあらゆる構造を採用することができる。従って、トップゲイト型TFTだけでなくボトムゲイト型TFT(代表的には逆スタガ型TFT)で回路を構成しても差し支えない。

【0057】〔実施例2〕実施例1ではアモルファスシリコン膜の結晶化工程において結晶化を助長する触媒元素(ニッケル)を用いているが、本実施例ではニッケルを利用しない場合の一例について図5を用いて説明する。

【0058】まず、実施例1の工程に従って図2(B)の状態を得る。そして、レジストマスク204を除去して500℃8hrの加熱処理を行う。なお、処理温度は450~600℃、処理時間は4~12hrの範囲で決定すると良い。

【0059】図5(A)の工程では、ゲルマニウムが添加された領域はゲルマニウムの触媒作用によって結晶化が進行してポリシリコンゲルマニウム領域501が形成される。しかしながら、ゲルマニウムが添加されない領

域は上述の温度範囲では自然核の発生を殆ど無視できるため、実質的に結晶化は進行せず、アモルファスシリコン領域502となる。

【0060】この様に本実施例における熱処理条件は、ゲルマニウムが添加された領域は完全に結晶化し、添加されない領域は結晶化しない温度と時間とを選ぶ必要がある。例えば、600℃ならば4hr程度の時間が適当であるし、500℃ならば8hr程度の熱処理時間で良い。

【0061】こうして得られたポリシリコンゲルマニウム領域とアモルファスシリコン領域でなるシリコン膜を図5(B)に示す様にパターンニングして、ポリシリコンゲルマニウム膜でなる活性層503、アモルファスシリコン膜でなる活性層504を形成する。後は実施例1の工程に従えばアクティブマトリクス型液晶表示装置を作製することができる。

【0062】以上の様に、本実施例の構成ではドライバ回路や信号処理回路を構成するTFT群の活性層はポリシリコンゲルマニウム領域を用いることになり、画素マトリクス回路を構成するTFT群の活性層はアモルファスシリコン領域を用いることになる。

【0063】この場合においても、ドライバ回路や信号処理回路にはポリシリコンゲルマニウムが用いられるので高速動作が可能である。また、画素マトリクス回路にはポリシリコンよりもオフ電流を抑えられるアモルファスシリコンが用いられるのでさらに低オフ電流特性に優れた回路を構成することができる。

【0064】〔実施例3〕実施例2ではゲルマニウムを添加した領域のみが結晶化する様な温度と時間で熱処理工程を行う例を示したが、本実施例ではゲルマニウムが添加されない領域も自然核発生によって結晶化する様な条件で熱処理を行う場合について図6を用いて説明する。

【0065】まず、実施例1の工程に従って図2(B)の状態を得る。そして、レジストマスク204を除去して600℃24hrの加熱処理を行う。なお、処理温度は550～650℃、処理時間は12～48hrの範囲で決定すると良い。

【0066】図6(A)の工程では、ゲルマニウムが添加された領域はゲルマニウムの触媒作用によって結晶化が進行してポリシリコンゲルマニウム領域601が形成される。また、同時にゲルマニウムが添加されない領域も自然核発生によって結晶化し、ポリシリコン領域602となる。

【0067】本実施例の結晶化工程ではアモルファスシリコン膜が自然核発生によって結晶化しうる温度と時間との兼ね合いで熱処理条件を決定する必要がある。例えば550℃の処理温度であれば48時間程度の処理時間が必要であり、650℃であれば12時間程度の処理時間で済む。

【0068】こうして得られたポリシリコンゲルマニウム領域とポリシリコン領域でなるシリコン膜を図6

(B)に示す様にパターンニングして、ポリシリコンゲルマニウム膜でなる活性層603、ポリシリコン膜でなる活性層604を形成する。後は実施例1の工程に従えばアクティブマトリクス型液晶表示装置を作製することができる。

【0069】以上の様に、本実施例の構成ではドライバ回路や信号処理回路を構成するTFT群の活性層はポリシリコンゲルマニウム領域を用いることになり、画素マトリクス回路を構成するTFT群の活性層は自然核発生により結晶化したポリシリコン領域を用いることになる。

【0070】〔実施例4〕本実施例では実施例1～3において、ゲルマニウムの添加方法を異なる手段とした場合について図7を用いて説明する。具体的にはゲルマニウム膜を拡散源としてゲルマニウムを添加する例を示す。

【0071】まず、ガラス基板701上に酸化シリコン膜でなる下地膜702を形成し、その上にアモルファスシリコン膜703を形成する。そして、その上に10～100nm(代表的には20～50nm)のゲルマニウム膜704を形成する。

【0072】そして、ゲルマニウム膜704は公知の手段を用いて成膜した後にパターンニングを行い、後にドライバ回路や信号処理回路を構成するTFT群を形成する位置に残す。ゲルマニウム膜のエッチングはフッ酸水溶液で行えば良い。

【0073】こうして図7(A)の状態を得たら、特開平7-130652号公報記載の技術を利用してスピコート法によりニッケル含有層705を形成する。この時、シリコン膜もゲルマニウム膜も表面に薄い酸化膜を設けておくと濡れ性が改善されるので好ましい。

【0074】次に、600℃8hrの加熱処理を行ってシリコン膜の結晶化を行う。この工程によりゲルマニウム膜704が設けられた部分にはポリシリコンゲルマニウム領域706が形成され、直接ニッケル含有層と触れた部分にはポリシリコン領域707が形成される。(図7(C))

【0075】後は、ゲルマニウム膜704を除去した後、実施例1の工程に従ってドライバ回路や信号処理回路並びに画素マトリクス回路を構成するTFT群を形成すれば図4に示した様なアクティブマトリクス型液晶表示装置を実現できる。

【0076】〔実施例5〕本実施例では、実施例4とは異なる構成でゲルマニウム膜を用いて結晶化工程を行う場合について図8を用いて説明する。

【0077】まず、ガラス基板801上に酸化シリコン膜でなる下地膜802を設け、その上にアモルファスシリコン膜803を形成する。その上に、酸化シリコン膜

または窒化シリコン膜などの絶縁膜804を形成する。この絶縁膜804は成膜後にパターニングを行い、後に画素マトリクス回路となる領域のみを隠す様にして形成しておく。

【0078】次に、公知の成膜方法によりゲルマニウム膜805を形成する。膜厚は10~100nmの範囲で選択すれば良い。(図8(A))

【0079】ゲルマニウム膜805を成膜したら、その状態で結晶化のための加熱処理工程を行う。本実施例ではこの熱処理を600℃24hr(アモルファスシリコンが自然核発生により完全に結晶化する条件)で行う。(図8(B))

【0080】この工程ではゲルマニウム膜805と接した領域にポリシリコンゲルマニウム領域806が形成され、絶縁膜804でマスクされた領域は自然核発生によりポリシリコン領域807が形成される。

【0081】なお、実施例2で説明した様に、ゲルマニウムの触媒作用で結晶化が進行し、且つ、自然核発生による結晶化が殆ど進行しない条件で熱処理を行い、画素マトリクス回路となる領域のみをアモルファスシリコン領域としても良い。

【0082】結晶化工程が終了したら、絶縁膜804とゲルマニウム膜805を除去した後に、実施例1の工程に従ってアクティブマトリクス型液晶表示装置を作製すれば良い。

【0083】〔実施例6〕本実施例ではシリコン膜の結晶化工程の後に、レーザー光の照射により結晶性を改善する工程を行う例について図9を用いて説明する。

【0084】まず、実施例1の工程に従って図2(D)の状態を得る。そして、この状態でエキシマレーザー光の照射を行い、ポリシリコンゲルマニウム領域207、ポリシリコン領域208内に残存したアモルファス成分を完全に結晶化する。

【0085】また、ポリシリコンゲルマニウム領域207、ポリシリコン領域208の結晶粒内の欠陥等もレーザー光照射による熱エネルギーによって消滅し、非常に高い結晶性を有するポリシリコンゲルマニウム領域901及びポリシリコン領域902を得ることができる。

【0086】なお、本実施例の構成は実施例1に限らず実施例2~5のいずれの場合においても適用することができる。即ちファーンズアニールで結晶化工程を行った後でレーザー光を照射して結晶性を改善するという構成になれば良い。

【0087】〔実施例7〕本実施例では実施例1の結晶化に際して利用した触媒元素(ニッケル)を結晶化工程の後でゲッターリングして除去する工程を加えた場合の例について図10を用いて説明する。

【0088】まず、実施例1の工程に従って図2(D)の状態を得る。ただし、本実施例では基板として耐熱性の高い石英基板、セラミックス基板、セラミックスガラ

ス基板、シリコン基板などを用いる必要がある。

【0089】そして、ハロゲン元素を含む酸化性雰囲気中で950℃30minの加熱処理を行う。この工程ではハロゲン元素によってシリコン膜中に残存するニッケルがゲッターリングされ、揮発性ガスとなって除去される。なお、このゲッターリング工程のさらに詳細な説明は本出願人による特開平9-312260号公報を参照すると良い。(図10)

【0090】この工程を行うことでポリシリコンゲルマニウム領域とポリシリコン領域とでなるシリコン膜中から金属元素であるニッケルが除去され、TFT特性に影響しうる不安定要素を排除することができる。

【0091】即ち、膜中のニッケル濃度を徹底的に低くしたポリシリコンゲルマニウム領域901とポリシリコン領域902を得ることが可能となる。

【0092】また、本実施例のゲッターリング工程は代表的には800~1100℃の温度で行われるため、シリコン膜中の個々の結晶粒に含まれる欠陥(積層欠陥や転位欠陥等)を効果的に消滅させることができる。特に、熱酸化膜の形成が欠陥の消滅に大きく寄与することが知られており、本実施例の場合、熱酸化膜903の形成に伴って結晶粒内の欠陥が大幅に低減されている。

【0093】また、下地膜との密着性を高める効果も持つので、シリコン膜を冷却する際に再び結晶粒内に欠陥が発生する様なことを防ぐことができる。

【0094】さらに、こうして形成されたシリコン膜は棒状または偏平棒状結晶の集合体から構成され、個々の棒状結晶が形成する結晶粒界では、異なる結晶粒間で90%以上の結晶格子に連続性が見られるという特徴がある。

【0095】即ち、結晶粒界付近を高解像度TEMで観察した際に結晶の格子縞が結晶粒界を横切っても連続性を保ち、非常に整合性の高い格子結合を実現していることが確認されている。これはニッケルを用いて結晶化させたシリコン膜に特有の結晶構造であり、本実施例のシリコン膜はそれに加えて結晶粒内の欠陥が低減されているため極めて単結晶に近い、実質的に単結晶と見なせる膜となっている。

【0096】こうして触媒元素のゲッターリング工程を行った後にシリコン膜をパターニングして活性層を形成する。後は実施例1の工程に従ってアクティブマトリクス型液晶表示装置を作製すれば良い。

【0097】本実施例の構成によれば、ポリシリコンゲルマニウム膜及びポリシリコン膜の結晶性を飛躍的に高めることが可能となるため、さらに高性能なアクティブマトリクス型液晶表示装置を実現することができる。

【0098】〔実施例8〕本実施例では、実施例7とは異なる手段でニッケルをゲッターリングして除去する構成について図11を用いて説明する。

【0099】まず、実施例1の工程に従って図2(D)

の状態を得る。次に、酸化シリコン膜を成膜して開口部を設け、マスク絶縁膜11を形成する。マスク絶縁膜11を形成したら、15族から選ばれた元素(代表的にはリン)を添加して、リン添加領域12を形成する。(図11(A))

【0100】リン添加領域12を形成したら、次に600℃12hrの加熱処理を行い、ポリシリコンゲルマニウム領域及びポリシリコン領域に残存するニッケルをリン添加領域12にゲッターリングさせる。これはリンによる金属元素のゲッターリング効果を利用したものである。

【0101】この工程によって膜中からニッケルが除去され、ニッケルを殆ど含まないポリシリコンゲルマニウム領域13及びポリシリコン領域14が形成される。なお、実際には $1 \times 10^{15} \sim 1 \times 10^{16} \text{ atoms/cm}^3$ 程度のニッケルが残るがTFT特性に影響を与えない。

【0102】後は、マスク絶縁膜11を除去した後に実施例1の工程に従ってアクティブマトリクス型液晶表示装置を実現することができる。

【0103】また、本実施例に示した様なリンによるゲッターリング工程を行った後で800~1100℃の熱処理工程(熱酸化膜の形成工程など)を入れると、下地膜とシリコン膜との密着性が高まる上、結晶粒内の欠陥が低減又は消滅するので非常に結晶性の高いシリコン膜を得ることができる。

【0104】〔実施例9〕本実施例では実施例1に示した構成のアクティブマトリクス型液晶表示装置とは異なり、ICと複合化させたハイブリッドアクティブマトリクス型液晶表示装置とした場合の例について説明する。

【0105】本実施例のアクティブマトリクス型液晶表示装置の構成を図12に示す。図12において21はアクティブマトリクス基板であり、画素マトリクス回路22、ソースドライバ回路23、ゲイトドライバ回路24が形成されている。また、25は対向基板、26はFPCである。

【0106】本実施例の特徴が、FPC26を取り付ける面を利用してICチップ27、28が取り付けられている点である。これらのICチップはビデオ信号の処理回路、タイミングパルス発生回路、 γ 補正回路、メモリ回路、演算回路など、様々な回路をシリコン基板上に形成して構成される。図12では2個取り付けられているが、1個でも良いし、さらに複数個であっても良い。

【0107】〔実施例10〕実施例1~8に示した構成はアクティブマトリクス型液晶表示装置に限らず、ドライバ回路とマトリクス回路とを同一基板上に有する様々な電気光学装置に適用することができる。その様な電気光学装置としてはEL(エレクトロルミネッセンス)表示装置やイメージセンサ等を挙げることができる。

【0108】また、本願発明の基本的な思想は、高速動作特性を重視する部分のTFTにはポリシリコンゲルマニウム膜を用い、それ以外のさほど高速動作特性が重視

されない部分のTFTにはポリシリコン膜またはアモルファスシリコン膜を用いるという点にある。

【0109】従って、本願発明の適用される用途は電気光学装置に限定されるものではなく、ICチップで構成されるマイクロプロセッサの様な演算処理回路、携帯機器の入出力信号を扱う高周波モジュール(MMICなど)といった半導体回路においても同様に適用できる。

【0110】〔実施例11〕実施例1~10に示したアクティブマトリクス型の電気光学装置や半導体回路は様々な電子機器のディスプレイ、信号演算回路として利用される。なお、本実施例に挙げる電子機器とは、電気光学装置や半導体回路を部品として搭載した製品と定義する。

【0111】その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションTV、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ(ノート型を含む)、携帯情報端末(モバイルコンピュータ、携帯電話等)などが挙げられる。それらの一例を図13に示す。

【0112】図13(A)は携帯電話であり、本体2001、音声出力部2002、音声入力部2003、表示装置2004、操作スイッチ2005、アンテナ2006で構成される。本願発明は音声出力部2002、音声入力部2003、表示装置2004に適用することができる。

【0113】図12(B)はビデオカメラであり、本体2101、表示装置2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106で構成される。本願発明は表示装置2102、音声入力部2103に適用することができる。

【0114】図13(C)はモバイルコンピュータ(モバイルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示装置2205で構成される。本願発明は受像部2203、表示装置2205等に適用することができる。

【0115】図12(D)はヘッドマウントディスプレイであり、本体2301、表示装置2302、バンド部2303で構成される。本発明は表示装置2302に適用することができる。

【0116】図13(E)はリア型プロジェクターであり、本体2401、光源2402、表示装置2403、偏光ビームスプリッタ2404、リフレクター2405、2406、スクリーン2407で構成される。本発明は表示装置2403に適用することができる。

【0117】図14(F)はフロント型プロジェクターであり、本体2501、光源2502、表示装置2503、光学系2504、スクリーン2505で構成される。本発明は表示装置2503に適用することができる。

【0118】以上の様に、本願発明の適用範囲は極めて

広く、あらゆる分野の電子機器に適用することが可能である。また、他にも電光掲示板、宣伝広告用ディスプレイなどにも活用することができる。

【0119】


【発明の効果】本願発明の構成とすることで、特に高速動作特性を必要とする領域のみにポリシリコンゲルマニウム膜を用いたTFTを形成し、所望の動作性能を有する回路を構成することができる。

【0120】この様に同一基板上にポリシリコンゲルマニウム膜とポリシリコン膜（またはアモルファスシリコン膜）とを混在させることで、回路が必要とするTFT特性に適した活性層を、実施者が選択的に形成することができる。

【図面の簡単な説明】

【図1】 アクティブマトリクス基板の外観を示す

【図1】



図。

【図2】 TFTの作製工程を示す図。

【図3】 TFTの作製工程を示す図。

【図4】 アクティブマトリクス型液晶表示装置の外観を示す図。

【図5】 TFTの作製工程を示す図。

【図6】 TFTの作製工程を示す図。

【図7】 TFTの作製工程を示す図。

【図8】 TFTの作製工程を示す図。

【図9】 TFTの作製工程を示す図。


【図10】 TFTの作製工程を示す図。

【図11】 TFTの作製工程を示す図。

【図12】 アクティブマトリクス型液晶表示装置の外観を示す図。


【図13】 電子機器の一例を示す図。

【図2】




201：基板 202：下地膜 203：アモルファスシリコン膜 204：ゲートマスク
205：ゲルマニウム添加領域 206：ニッケル含有層
207：α-シリコンゲルマニウム領域 208：α-シリコン領域
209、210：活性層


【図9】



【図10】




【図3】




211~213:ゲート絶縁膜 214~216:ゲート電極 217~219:陽極酸化膜
 220,229:チャンネル領域 221,227,232:ドレイン領域 222,225,230:ソース領域
 223,227,232:LDD領域 224,228,233:F₄₂形成領域
 234:第1の層間絶縁膜 235~237:ソース電極 238,239:ドレイン電極
 240:第2の層間絶縁膜 241:F₄₂マスク 242:第3の層間絶縁膜
 243:画素電極

【図4】




401:基板 402:下地膜 403:画素マトリクス回路
 404:ソース側駆動回路 405:ゲート側駆動回路
 406:信号処理回路 407:対向基板 408:FPC


【図6】




【図7】




【図5】




【図8】



【図11】



【図12】



21: アクティブマトリクス基板 22: 画素マトリクス回路
 23: ソース駆動回路 24: ゲート駆動回路 25: 対向基板
 26: FPC 27、28: ICチップ

【図13】

